关于我
一名在自旋芯片与存算一体领域摸索前行的博士生 —— 相信把知识讲清楚是最好的学习方式。
芯
张益玮
博士研究生 · 存算一体 AI 加速
北航杭州国新院 · 自旋芯片与技术国重
北航杭州国新院 · 自旋芯片与技术国重
Bio
个人简介
我是张益玮,北京航空航天大学杭州国际创新研究院(北航杭州国新院) 博士研究生,师从 XXX 教授,隶属于 自旋芯片与技术全国重点实验室,研究方向为 存算一体 AI 加速。
我的研究围绕自旋存算一体芯片展开:以 SOT-MRAM 等新型自旋电子器件为信息载体, 设计面向神经网络推理的存内计算宏单元与加速器架构,重点解决模拟存算中 精度损失、器件非理想性与外围电路开销等关键问题。
在科研训练之外,我长期维护技术博客与笔记系统,笃信"输出倒逼输入"。 如果你也对存算一体、自旋电子学或芯片设计感兴趣,欢迎通过 联系页面找到我。
研究兴趣
Education
教育经历
20XX.09 — 至今
博士研究生 · 集成电路 / 微电子
北京航空航天大学 杭州国际创新研究院 · 自旋芯片与技术全国重点实验室
研究方向:存算一体 AI 加速。围绕 SOT-MRAM 存内计算宏单元的电路设计、器件建模与系统架构开展研究。
20XX.09 — 20XX.06
硕士研究生 · (占位,请替换)
XXX 大学 · XXX 学院
在这里补充硕士阶段的研究方向、导师与主要工作。
20XX.09 — 20XX.06
本科 · (占位,请替换)
XXX 大学 · XXX 专业
在这里补充本科院校、专业与相关课程 / 科研训练经历。
Skills
科研技能与工具
芯片设计全流程涉及的 EDA 工具、建模与编程能力(按需增删)
芯片设计与 EDA
电路设计Cadence Virtuoso · HSPICE / Spectre
物理验证Calibre DRC / LVS / PEX
行为建模Verilog-A · MATLAB / Simulink
编程与算法
脚本语言Python · Shell · Tcl
深度学习PyTorch · 量化 / 感知器件噪声训练
硬件描述Verilog · SystemVerilog 基础